你的位置：中国基金网 > 基金投资攻略 >

（原标题：三星临了的防地，失守？）

若是您但愿不错通常碰头，接待标星保藏哦~

三星面前感到很慌。

并不是自家的三星手机卖不动了，而是在存储市集份额依旧保执当先的情况下，被另一家韩国厂商在时期上束缚特出。

据韩媒音尘，近日SK海力士秘书已运转量产全球首款321层1Tb TLC NAND闪存，该居品通过垂直堆叠321层存储单位，每个单位可存储3比特数据，收尾了1Tb的总容量，新址品的数据传输速率较上一代升迁12%，读取性能提高13%，而况数据读取的电力成果升迁跳动10%。

值得细心的是，这一进程照旧快于业内NAND龙头三星，SK海力士关联东说念主士示意：“通过321层NAND，咱们规划积极反馈东说念主工智能（AI）低功耗高性能的新兴市集，沉静扩大居品应用范围。”

这一音尘赶快在存储业界激发了热议，从DRAM到HBM，再到NAND，三星一再过期于海力士，这位巨头悉心有计划三十余年的存储帝国，确实要面对一场坍弛了吗？

HBM过期

先是面前业界最热的HBM，毫无疑问，SK海力士无论是市集份额照旧时期鞭策，都遥遥当先于三星。

HBM的历史不错追溯到十多年前，AMD在收购ATI后，运转探求更先进的显存时期，那时的GDDR堕入到了内存带宽和功耗戒指的瓶颈，而AMD就野心用先进的TSV时期打造立体堆栈式的显存颗粒，让“平房”进化为“楼房”，通过硅中介层让显存邻接至GPU中枢，临了封装到一都，收尾显存位宽和传输速率的升迁。

那时AMD的合营伙伴等于SK海力士，经过多年研发后，两家厂商聚拢推出了初代HBM居品，这一居品也被定为了JESD235行业程序，初代HBM的使命频率约为1600 Mbps，漏极电源电压为1.2V，芯片密度为2Gb（4-hi），带宽达4096bit，远超GDDR5的512bit。

新时期的出身并非一帆风顺，AMD后续在消费端显卡里取消了HBM显存，而海力士也莫得因为这一新内存程序而赢利，此时三星却找到了契机，通过这一通用的行业程序，三星成为了英伟达Tesla P100显卡中HBM2显存的供应商，这也成了三星的高光时刻之一。

但三星在HBM上的上风并未保执多久，2021 年 10 月，海力士率先量产HBM的第四代居品——HBM3，放胆面前，SK海力士确凿包揽了英伟达的HBM3的供应，也曾更快量产HBM2的三星，却还莫得彰着的HBM3的供应发达。

问题出在了那儿呢？

蓝本在HBM这项时期上，三星和SK海力士各自秉承不同的封装法子。SK的选定是回流焊成型底部填充 (MR-MUF) 法子，在烤箱中同期烘烤通盘层，而三星则秉承了热压缩非导电膜 (TC NCF) 时期，在每层之间用薄膜堆叠芯片。

SK海力士的 MR-MUF 时期可一次性封装多层 DRAM。在 DRAM 下方，灵验于邻接芯片的铅基“凸块”，MR 时期波及加热并同期溶化通盘这些凸块以进行焊合。邻接通盘 DRAM 后，将扩充称为 MUF 的工艺来保护芯片，通过注入一种以出色的散热性而闻名的环氧密封化合物来填充芯片之间的间隙并将其封装起来，然后通过施加热量和压力使组件变硬，从而完成 HBM。SK海力士将此历程面容为“像在烤箱中烘烤相同均匀地施加热量并一次性粘合通盘芯片，使其褂讪而高效。”

三星的 TC NCF 被称为“非导电薄膜热压”，与MR-MUF略有不同。其每次堆叠芯倏得，都会在各层之间甩掉一层非导电粘合膜。该膜是一种团员物材料，用于将芯片互相阻扰，并保护邻接点免受冲击。三星沉静裁减了 NCF 材料的厚度，将其降至 12 层第五代 HBM3E 的 7 微米 (μm)。三星示意：“这种法子的优点是不错最大限定地减少跟着层数增多和芯片厚度减小而可能发生的翘曲，使其更妥贴构建更高的堆栈。”

但三星赫然出现了判断无理，TC NCF远不如MR-MUF来得褂讪，据国际分析师示意，三星HBM3芯片的坐蓐良率约为10%~20%，而SK海力士的HBM3良率可达60%~70%。

韩国业内东说念主士示意：“三星似乎在用于 HBM 封装的 TC-NCF 工艺中面对产能问题，只是因为他们在内存半导体范围的主导地位，就以为他们的时期天生就适用，这种思法照旧过时了。三星的HBM3E样品的功耗是SK海力士的两倍多，这些问题导致东说念主们月旦其性能相干于功耗太低。”

尽管三星照旧在奋勉管束我方HBM芯片的过热问题了，但放胆面前为止，三星所坐蓐的HBM3E还莫得崇敬参预英伟达的供应链，据彭博社24日报说念，英伟达首席扩充官黄仁勋示意，为了批准三星电子的供货，正在尽快进愚弄命，正在商讨HBM3E 8层堆叠和12层堆叠都接受供货的决议。

而与之酿成赫然对比的，是SK海力士的HBM3E早已成为英伟达指定供应商，不出巧合的话，B200芯片首批出货只会使用SK海力士的HBM。

DRAM折戟

尔后是存储行业的主心骨——DRAM，三星也出现了错误。

三星当年在DRAM范围独步全球的原因很绵薄，等于把微缩工艺时期作念到了遥遥当先。DRAM微缩工艺的遑急性在于它顺利影响居品质能。跟着电门路宽的松开，DRAM的集成度提高，从而升迁了性能和电源成果。这意味着电子设备的反馈速率更快，电板破费更少。此外，跟着不错从一块晶圆上制造的半导体数目增多，坐蓐成果也得到了提高。

DRAM微缩工艺从30纳米、20纳米沉静演进到10纳米，三星电子在此历程中一直占据压倒性上风。10纳米级DRAM按1x（第一代）-1y（第二代）-1z（第三代）-1a（第四代）-1b（第五代）的章程坐蓐。三星早在2016年第一季度就秘书率先量产10纳米级1x工艺，而SK海力士和好意思光则确凿晚了整整一年才运转量产，从10纳米级的1x到1z，三星都是无谓置疑的第一，从时期和市集上都对另外两家酿成了碾压之势。

关联词变数就出面前了第四代上，2021年1月，好意思光秘书率先量产10纳米级第四代（1a）DRAM，改变了过往三星具备全都总揽力的形状。跟着DRAM参预10纳米级工艺，微缩时期难度大幅增多，当年通过修订氟化氩（ArF）光刻设备来鞭策的微缩工艺已达到极限，从2022年运转，全球多数以为三星、SK海力士和好意思光的DRAM时期实质上已处于吞并水平线上，

在氟化氩设备达到极限的现阶段，极紫外（EUV）光刻设备登上了舞台，行为利用极紫外光在芯片上描绘超轻飘电路的下一代半导体坐蓐设备，其被视为打破现存设备时期限制的替代决议。

在10纳米级第四代开发工艺中，三星和SK海力士率先引入了EUV光刻时期，而好意思光的作念法稍有不同，它秉承了传统光刻设备进行屡次微弱电路描绘的“多重图案化”时期，从而更快地收尾了微缩工艺和洽。尽管这种法子不需要完全改变现存方式，但由于需要屡次描绘电路，也会带来工艺门径增多，坐蓐成果下降等问题。

三星电子在10纳米级第四代时微缩工艺和洽速率变慢的原因，被分析以为是研发组织的官僚化和EUV工艺和洽中的检会过错等多种身分共同作用的闭幕。三星电子的一位高层东说念主士阐述说：“在微缩工艺参预10纳米级时，芯片假想和坐蓐的复杂性增多，而管束层在获取下一代时期方面显得过于自诩，绝顶是EUV设备在优化DRAM坐蓐上破耗了额外长的时分。”

尽管在本年 5 月，三星成为第一家运转坐蓐第五代 10nm (1b) DDR5 DRAM 的内存制造商，比 SK Hynix 提前 10 天，但这种当先并未保执多久。

SK 海力士在本年8月底示意，照旧开发出第六代 10 nm（1c）16Gb DDR5 DRAM，成为第一家收尾这一主义的内存制造商，当先于国内竞争敌手三星，其示意，将于来岁运转供应其最新款DRAM。

关于三星来说，HBM大概是一个小小的失利，而DRAM的过期似乎照旧敲响了警钟。

NAND露怯

临了是NAND，三星也输给了SK海力士

在SK海力士量产300层NAND前，NAND业界最高堆叠层数为200多层，而由它率先推出300层居品的音尘，让三星里面感受到了危急感。

值得一提的是，最早将NAND单位从水平陈列转为垂直堆叠的时期恰是由三星电子在2013年推出的“V-NAND”。自那以后，NAND行业便以堆叠层数的升迁行为时期竞争的程序。一位三星电子里面东说念主士示意：“在上一代居品中，咱们曾通过和洽量产准备的评价基准或要求，努力霸占首发开发时点，但如今面对SK海力士日益增强的时期实力，这也变得不易。”

当年几年时分，三星、SK海力士、好意思光一直在NAND伸开竞争。好意思光于2021年头先于三星、SK海力士量产176层NAND闪存，并于2022年底率先商用化232层居品，一度被评价具有时期上风。不外，在2023年5月坐蓐出全球首款238层居品后，SK海力士以先发300层居品的方式，在三大存储公司中占据当先地位。另一方面，三星电子瞻望将跳过300层NAND闪存，专注于400层NAND。

特真义的是，诚然当年NAND闪存相较于DRAM在AI市集的红利中所获未几，但近期情况发生了变化。为了支执数据中心的AI谋略，对快速且高性能的固态硬盘（SSD）的需求赶快增多，企业级SSD（eSSD）成为增长热门，其需求量正赶快靠近HBM的水平。SK海力士正成为AI驱动NAND需求增长的最大受益者之一，2023年第三季度，SK海力士的eSSD销售额同比增长了430%，占其举座SSD销售额的60%。

SK海力士正在加快彭胀以eSSD为中枢的NAND竞争力。最近，SK集团会长崔泰源接任SK海力士子公司Solidigm的董事会主席。Solidigm是独一收尾四阶单位（QLC）NAND量产的企业，并引颈着eSSD的供应。QLC每个存储单位可容纳4比特数据，具有更高的容量成果，因此被以为是知足AI数据中心高容量需求的理思选定。

韩国业内东说念主士指出：“AI数据中心比PC和挪动设备更需要高容量和高速率的存储设备。诚然SSD性能优于HDD，但价钱一直是门槛，而基于QLC的居品因其在容量和资本成果上的上风，正受到AI数据中心的怜爱。”

关于三星来说，NAND是必须守住的临了防地。一直稳居存储行业龙头的三星，正因AI带来的行业变化，先后在HBM和DRAM市蚁合被“多大哥二”SK海力士追逐以至特出。在HBM市集，SK海力士已完全占据最大客户英伟达的订单；而鄙人一代DRAM（D1c）量产竞赛中，SK海力士也被以为稍占上风。

一位业内东说念主士示意：“若是继DRAM和HBM之后，连NAND范围也被三星允许SK海力士追逐见效，那么关于SK海力士来说，将酿成秀气性真义的‘三连击’。尽管面前三星的市集份额仍然遥遥当先，但SK海力士依托快速增长的eSSD市集，有可能赶快松开这一差距。”

至于三星的400层NAND，距离量产还有额外长一段时分。据了解，三星规划于2026年推出被视为“AI时期必备半导体”的“大容量、高散热”新式居品——BV NAND闪存（Bonding Vertical NAND Flash）。

这一新主见居品招引了三星在2013年全球始创的V NAND时期（通过垂直堆叠存储单位以最大化容量）和新式接合（Bonding）时期，不错收尾跳动400层的垂直堆叠。

凭据《韩国经济日报》28日获取的三星存储半导体开发规划，DS部门规划于2026年运转坐蓐400层以上堆叠的BV NAND。面前，NAND闪存在一派晶圆上假想有负责戒指的外围电路（Peripheral Circuit），在其上方最多堆叠286层存储单位。关联词，由于在单位堆叠历程中下方外围电路的损坏及散热才能下降，难以进一步增多堆叠高度。

三星示意，其秉承了一种新式键合时期：先完成存储单位的堆叠，再将另一派晶圆上制造的外围电路接合到单位之上，这一时期将大幅升迁居品的性能和褂讪性。

三星大力宣传我方的400层NAND已在路上，但面前在堆叠上的过期照旧酿成，只怕短时老实难以救援。

前所未有大变革

面对三大时期的过期，三星又运转了大刀阔斧的转换。

据韩媒报说念，三星在11月27日对其半导体部门带领层进行了大范畴和洽，任命了内存和代工业务的新负责东说念主，同期保执了副会长郑英贤和韩宗熙的双重带领地位。这些变动是公司为升迁全球芯片市集竞争力而进行的2025年度高管换届的一部分。

这次三星东说念主事和洽包括两位高管晋升为总裁，另外七东说念主被任命到新岗亭。负责设备管束决议（DS）部门的副会长郑英贤将顺利监管内存业务，接替总裁李正培。郑英贤将在七年后重返这一脚色，上一任内存部门带领职务是在2017年。

面对鬈曲的代工业务在资历了数次季度赔本后，将由前设备管束决议好意思国公司总裁兼扩充副总裁韩晋满带领。韩晋满这次晋升为总裁，领有丰富的DRAM和NAND闪存假想以及芯片部门策略营销教授。

为升迁代工部门的竞争力，三星开发了新的首席时期官（CTO）职位，并任命前FAB工程与运营总裁南锡宇担任该职务。南锡宇是半导体工艺开发和制造民众，曾带领三星半导体研发中心的通盘内存居品的工艺开发。

三星电子半导体时期负责东说念主近日示意，对刻下三星电子股价的下降发达出信心，以为“只需一年时分便可归附”。他还强调，下一代DRAM和NAND闪存时期正按规划鞭策，不会出现任何延误。据悉，三星电子最快将在27日进行管束层和洽，业界关注这次和洽是否会对半导体部门（DS部门）进行大幅度东说念主事更迭。

值得一提的是，三星电子设备管束决议（DS）部门首席时期官（CTO）宋在赫日前边向半导体探求所职工还进行了管束近况阐述会。他示意：“在私行式样，通常有东说念主问起三星电子的股价，我亦然这么回话的。”半导体探求所是三星电子DS部门的中枢构成部分，专注于下一代半导体器件结构与工艺时期的研发，被视为研发的“大脑”。

宋在赫的发言表现了对奏凯鞭策下一代时期开发的信心。他指出，用于下一代居品10纳米（nm，十亿分之一米）以下DRAM的中枢时期正在稳步开发中。业界往常以电门路宽行为评判DRAM性能的程序。刻下商用的DRAM居品为10纳米级时期，已资历第一代、第二代和第三代的时期演进。

关联词，当DRAM的电门路宽小于10纳米时，现存结构难以打破微缩化极限，因此需要引入新结构（如VCT）以及守旧该结构的中枢时期。尤其在10纳米以下时期中，存储数据的单位被假想为垂直结构是其显耀特色。宋CTO本日所说起的“低温结时期”和“接合时期”恰是支执新结构的代表性要津时期。

他示意：“低温结时期和接合时期的开发均按照本年设定的时分表奏凯鞭策。”结（Junction）指的是两种具有不同性情的半导体材料招引的界面。往常情况下，制造结时需要对接合部位进行高温处理，雷同于将新砖块镶嵌坚韧的砖墙结构时需要加热砖墙以创造间隙。关联词，在垂直单位结构中，高温可能会损坏已完成层的电路或器件，因此低温时期具有上风。此外，由于单位秉承垂直堆叠，邻接高下晶圆的接合时期也成为要津。

宋在赫还对NAND闪存时期示意了信心。他强调，下一代NAND居品V10的开发也将按主义性能和时分表鞭策。

关于如今的三星来说，只可靠奋发图强来弥补照旧酿成的差距。

需要细心的是，三星天然不是全面过期，行为和一度和英特尔平起平坐的芯片巨头，照旧有些压箱底的时期在的。

举例，在本年10月，三星展示了其在CXL时期方面的进展，CXL是一种旨在提高CPU、GPU和内存之间数据传输成果和速率的时期，有望鄙人一代AI和谋略使命负载中阐发要津作用，其规划在2024年底前量产相宜CXL 2.0条约的256GB CMM-D，且同联思一说念完成了业界首个 128GB CMM-D CXL 内存模块聚拢考证。

又比如，在本年11月，三星共享了它在PIM（内存处理）上的进展，这是一种新式AI芯片，可同期存储和处理数据，从而显着裁减功耗，其于2021年开发了首款HBM-PIM芯片，将AI处理器集成到HBM芯片中以优化成果，面前三星正在和AMD合营来鞭策这一时期的发展。

但三星和英特尔相同疾苦的是，这些看起来当先的时期短时老实无法快速转换市蚁合的竞争力，它给出了一张看似好意思好的蓝图，但若何样变为实验，这大概是好多东说念主信得过关怀的。

半导体佳构公众号推选

专注半导体范围更多原创内容

关注全球半导体产业动向与趋势

*免责声明：本文由作家原创。著述内容系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或支执，若是有任何异议，接待相干半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3961期内容，接待关注。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

可爱咱们的内容就点“在看”共享给小伙伴哦